Content #
进制与编码 #
计算校验码位数 4-3海明码的纠错原理 7-4海明码的计算原理 海明距离 Intel CPU体系中的各个总线 CPU是如何控制I/O设备的？
CPU #
乱序窗口 CPU的乱序执行 投机执行 分支预测技术（Branch Prediction） Pipeline Zap(Flush) CPU Store Buffer StoreBuffer对程序的影响 失效队列(Invalid Queue) 内存屏障与StoreBuffer 内存屏障与InvalidQueue 指令周期，CPU周期，时钟周期 超长流水线的性能瓶颈 流水线冒泡（Pipeline Bubble） 多发射和超标量 超线程（Hyper-Threading）技术 SIMD 中断、陷阱、故障和中止 上下文切换比函数调用更加复杂
缓存 #
缓存块(cache line) 缓存块的组织形式 缓存块替换策略 查看CPU缓存信息 伪共享 缓存一致性问题 缓存写策略 写直达（Write-Through） 写回（Write-Back） 写失效与写广播 CPU缓存中的事务串行化 MESI协议的四种基本状态 独占状态与共享状态 MESI协议 MESI有限状态机 cache与buffer这两个术语的区别
FPGA #
什么是FPGA 什么是ASIC FPGA的LUT电路 TCO与NRE